Différences

Ci-dessous, les différences entre deux révisions de la page.

--- nsi:premiere:architecture:architecture_sequentielle [2022/04/07 15:55] – ↷ Page déplacée de nsi:premiere:architecture_sequentielle à nsi:premiere:architecture:architecture_sequentielle goupillwiki
+++ nsi:premiere:architecture:architecture_sequentielle [2023/02/02 15:15] (Version actuelle) – goupillwiki
@@ Ligne 14: / Ligne 14: @@
   * Les 4 octets en entrée sont comme 32 entrées booléennes. On pourrait écrire le tableau de vérité en mettant la sortie à 1 pour chaque nombre premier.
-{{ :nsi:premiere:09.archiseq-1.png?nolink&400 |}}
+{{ .:archiseq-1.png?nolink&400 |}}
 <WRAP tip>On aurait alors un circuit logique extrêmement complexe, au fonctionnement presque instantané, sans programme. Mais ce circuit ne sait faire que cela ! Fabriquer un tel circuit serait utile si on avait besoin de faire souvent ce calcul de façon extrêmement rapide.</WRAP>
@@ Ligne 34: / Ligne 34: @@
 Pas de mémoire -> pas de temps, pas d'avant ou d'après. Séquentiel -> mémoire.
-[[.:exercices:architecture_sequentie_1|Exercice 1]]
+[[sequentiel_exercice_1|Exercice 1]]
 ===== Aiguiller =====
-{{ :nsi:premiere:09.archiseq-3.png?direct |}}
+{{ .:archiseq-3.png?direct |}}
 On ne peut pas créer une ligne directe pour chaque paire de circuit devant communiquer. À la place, les données circulent sur un **bus**.
@@ Ligne 44: / Ligne 44: @@
 **Conséquence :** Il faut définir à chaque instant quel circuit **écrit** (**WR**ite) sur le bus et quel circuit **lit** (**R**ea**D**)
-[[.:exercices:architecture_sequentie_2|Exercice 2]]
+[[sequentiel_exercice_2|Exercice 2]]
 ===== Organisation d'un microprocesseur =====
@@ Ligne 56: / Ligne 56: @@
   * Unité de séquencement : Cadence le fonctionnement de l'ensemble. Donne les ordres aux différents organes.\\ Dispose de quelques registres spéciaux comme le **registre d'instruction** (RI), le **pointeur de ligne** (PL)
-{{ :nsi:premiere:09.archiseq-5.png?nolink&400 |}}
+{{ .:archiseq-5.png?nolink&400 |}}
 ==== Déroulement d'un cycle instruction ====
@@ Ligne 66: / Ligne 66: @@
   * US passe à la ligne suivante : PL est incrémenté. On recommence.
-{{ :nsi:premiere:09.archiseq-6.png?direct |}}
+{{ :nsi:premiere:architecture:archiseq-6.png?direct |}}
 ===== Séquencer =====
@@ Ligne 74: / Ligne 74: @@
 **Exemple :** Demander à la mémoire de se positionner en ligne 50, demander à la mémoire de placer le contenu de cette ligne sur le bus de données, demander à un registre de copier ce qui est présent sur le bus de données...
-[[.:exercices:architecture_sequentie_3|Exercice 3]]
+[[sequentiel_exercice_3|Exercice 3]]